Réduire la consommation des appareils électroniques

Le consommateur bénéficiera de coûts d’électricité plus bas et d’une longévité accrue des appareils à piles; les appareils consommeront 10 fois moins en marche et pratiquement plus rien en mode veille.

Une grande initiative impliquant plusieurs organismes de recherche majeurs du monde (Le mot monde peut désigner :)téléphone (Le téléphone est un système de communication, initialement conçu pour transmettre la voix humaine.) portable au supercalculateur, en passant par les ordinateurs portables et les téléviseurs. Baptisé STEEPER, ce projet (Un projet est - dans un contexte professionnel - une aventure temporaire entreprise dans le but de créer un produit ou...) vise à réduire de 10 fois la consommation énergétique de ces appareils lorsqu’ils sont en marche et à pratiquement éliminer toute consommation de courant lorsqu’ils sont en mode passif ou en veille.

 

académique et des entreprises, pilotée par l’Ecole polytechnique fédérale de Lausanne (EPFL), a été lancée en vue de contrer la croissance alarmante de la consommation énergétique des appareils électroniques – du

Selon l’Agence internationale de l'énergie (AIE), les appareils électroniques représentent actuellement 15% de la consommation électrique des ménages, qui va doubler d’ici 2022 et tripler à l’horizon 2030 pour atteindre 1'700 térawatt-heures, soit l’équivalent de la consommation d’énergie totale de l’Union européenne en 2009.

L’énorme consommation des appareils en veille représente un immense gaspillage. Au sein de l’Union européenne, on estime qu’elle correspond déjà à quelque 10% de l’électricité utilisée dans les foyers et les bureaux des Etats membres. D’ici 2020 on prévoit qu’environ 4.6 milliards de dispositifs installés auront des modes veille/arrêt et, à défaut de mesures adéquates, la consommation d’électricité dans ces modes s’élèvera à 49 térawatt-heures par an, ce qui représente presque la consommation électrique combinée de l’Autriche, de la République tchèque et du Portugal.

«Notre vision consiste à partager ces recherches afin de permettre aux constructeurs de créer le Graal de l’électronique: un ordinateur dont la consommation énergétique est négligeable en mode veille, que nous appelons le PC zéro watt», indique Adrian M. Ionescu du Nanolab de l’EPFL, qui coordonne ce projet. Les résultats vont déboucher sur de nouvelles applications intelligentes à très faible consommation de courant, les systèmes d’information sur puce (SoCs).

Avec le soutien du 7ème programme-cadre de la Commission européenne (FP7), les chercheurs vont pouvoir explorer, par le biais du projet STEEPER, des modules innovants à l’échelle du nanomètre pour les puces électroniques afin de réduire leur tension d’exploitation à moins de 0.5 volts, c’est-à-dire de faire baisser d’environ 10 fois leur consommation d’électricité.

Participent notamment au projet STEEPER des organismes de recherche de grandes entreprises comme IBM et de grandes industries comme Infineon and GLOBALFOUNDRIES, d’importants instituts de recherche comme CEA-LETI et le Forschungszentrum Jülich, ainsi que des partenaires académiques dont l’EPFL, l’Université de Bologne, l’Université de Dortmund, l’Université d’Udine et l’Université de Pise, le soutien à la gestion de projet étant assuré par SCIPROM.

«La dissipation d’énergie est en passe de devenir le plus grand défi de l’électronique d’aujourd’hui, et ce particulièrement dans l’industrie du calcul», estime le Dr Heike Riel, chercheuse qui dirige le groupe de nanoélectronique chez IBM Research à Zürich. «En appliquant nos recherches communes sur les transistors à effet de champ (FETs) à tunnel à des nanofils semiconducteurs, nous comptons réduire de façon significative la consommation énergétique des modules de base des circuits intégrés, de sorte à limiter la consommation de courant des plus petits appareils électroniques grand public au plus grands des supercalculateurs», ajoute-t-elle.

Au-delà de la science

Le développement d’appareils innovants comme les transistors à forte pente sous seuil ("steep slope transistors", d’où le nom du projet) peut permettre une transition bien plus brève entre les modes "arrêt" et "marche" que ne l’autorise l’actuelle limite à 60mV/décade des transistors à effet de champ à métal-oxyde (MOSFETs) à grille ( Un grille-pain est un petit appareil électroménager. Une grille écran est un élément du tube de...)température (La température d'un système est une fonction croissante du degré d'agitation thermique des particules, c'est-à-dire de...) ambiante. En même temps (Le temps est un concept développé pour représenter la variation du monde : l'Univers n'est jamais figé, les...), il permet de limiter les fuites sous le seuil et de faire baisser la tension d’exploitation. L’élaboration de transistors à forte pente sous seuil, économes en énergie et capables de fonctionner à une tension d’exploitation de moins de 0.5V, sera un facteur crucial pour la réussite du projet.

Pour y parvenir, les chercheurs vont étudier le développement de transistors FETs à tunnel à base de silicium (Si), de silicium-germanium (SiGe) et de nanofils semiconducteurs III-V. Les nanofils sont des structures cylindriques d’un diamètre de quelques nanomètres (nm) à peine, permettant un contrôle (Le mot contrôle peut avoir plusieurs sens. Il peut être employé comme synonyme d'examen, de vérification et de maîtrise.) optimal du canal du transistor. Dans un FET à tunnel, on exploite une transmission directe à électrostatique (L'électrostatique traite des charges électriques immobiles et des forces qu'elles exercent entre elles,...)effet tunnel (L'effet tunnel désigne la propriété que possède un objet quantique de franchir une barrière de potentiel,...) par mécanique quantique (Fille de l'ancienne théorie des quanta, la mécanique quantique constitue le pilier d'un ensemble de théories physiques...) pour enclencher l’appareil, ce qui donne des caractéristiques d’allumage plus rapides que celles des MOSFETs conventionnels.

Le projet STEEPER va évaluer les limites physiques et pratiques au dopage de la performance des FETs à tunnel par des nanofils III-V ainsi que les gains qui en découleraient en vue de futurs circuits numériques économes en énergie.
Ce projet, qui a démarré en juin 2010, va se poursuivre sur 36 mois.

Source et illustration: EPFL